熱點資訊
咨詢熱線：
027-87538900
郵件： wangting@whhexin.com
電話：18062095810
地址： 湖北·武漢·魯巷·華樂商務中心1006
SoC FPGA初學者的天籟之選-DE10-Nano
DE10-Nano 是一款 Cyclone V 系列的 SoC FPGA 開發板，它擁有 110K 邏輯單元和 ARM Cortex-A9 雙核處理器，小巧平價卻不失質感，素有“麻雀雖小，五臟俱全”之稱。此外，DE10-Nano 開發板還提供了海量免費的培訓材料和支持包。這無疑是 SoC FPGA 初學者們的天籟之選，更讓FPGA進階者們在開發設計時如虎添翼！
應用案例：DE10-Nano助力Mandelbrot分形圖像算法
Terasic DE10-Nano 是一款 Cyclone®V 系列的 SoC 開發板，Cyclone®V SoC FPGA 是在 FPGA 的架構中集成了基于雙核 ARM Cortex-A9 硬核處理器（HPS）的系統，其中 FPGA 與 HPS 之間通過 AXI 總線高速互聯。因此，這種架構既具備了 ARM 處理器靈活高效的數據運算和任務處理能力，又集成了 FPGA 高速并行處理及低功耗的優勢。使用該異構架構來加速復雜的算法，有著得天獨厚的的優勢。
我們既可以選擇 ARM CPU 單獨運行，也可以切換至使用 FPGA 來進行加速（如下圖所示）。當使用 FPGA 加速 Mandelbrot 分形算法時，系統將通過 Terasic DE10-Nano 上的 FPGA 硬件架構實現的 Mandelbrot 引擎來生成分形圖像，接著將圖像數據寫入外部 SDRAM 緩沖，再通過實現的 Video Pipeline 將圖像顯示到 HDMI 顯示器。
我們既可以選擇 ARM CPU 單獨運行，也可以切換至使用 FPGA 來進行加速（如下圖所示）。當使用 FPGA 加速 Mandelbrot 分形算法時，系統將通過 Terasic DE10-Nano 上的 FPGA 硬件架構實現的 Mandelbrot 引擎來生成分形圖像，接著將圖像數據寫入外部 SDRAM 緩沖，再通過實現的 Video Pipeline 將圖像顯示到 HDMI 顯示器。
為了對比在 FPGA 硬件和 ARM 端軟件上實現的 Madelbrot 分形算法的性能，分別采用時鐘頻率為800MHz 的 ARM CPU 和100MHz 的 FPGA。不難發現：使用 CPU 時，顯示屏的更新速度要慢得多，且CPU 利用率為99％或更高，這無疑會占用大量 CPU 處理資源。而雖然 FPGA 的時鐘頻率更低，但實際更新速度卻更勝一籌，并且此時 CPU 的使用率也降低至4%—6%左右。這個現象說明了將FPGA用于復雜算法的兩個主要優點：
1. FPGA 的運行速度更快。由于 FPGA 的并行性和并發性的優勢，在 FPGA 內部，不同邏輯功能之間的多個不同功能的模塊可以同時獨立的進行計算，還可以利用 Pipeline 進行流水線操作，讓流水線上的每個階段都處于滿負荷運行狀態，來處理不同的需求。
2. FPGA 可以有效的減輕 CPU 中復雜算法的負擔，從而將 CPU 釋放給其他任務，例如運行網絡堆棧，管理文件系統或與其他主板資源接口，在獲得更高性能的同時讓 CPU 發揮更多優勢。
